基础设施
芯片与制程
芯片与制程是AI基础设施的最底层，决定了算力的上限。从GPU/TPU/NPU等AI加速器架构，到不断推进的先进制程，再到Chiplet/CoWoS先进封装。
核心要点
- GPU架构：NVIDIA H100/B200为代表，数千CUDA核心+高带宽HBM显存
- NPU：华为昇腾等AI推理专用处理器，能效比优于通用GPU
- 制程工艺：节点名称只表示同一厂商内的代次，不是跨厂商统一尺度；各代量产时间见下方技术演进
- Chiplet：大芯片拆分为小芯片再封装互联，突破摩尔定律减速
- CoWoS：2.5D/3D封装技术，GPU裸片与HBM堆叠封装
技术演进
以下按代次记录，只增补不覆盖；每一项都附官方来源与核验日期，供自行核对。
先进制程节点量产时间
节点名称（7nm/5nm/3nm/2nm）只表示同一厂商内部的代次，不是跨厂商统一的性能或密度尺度；本表只记录官方宣布进入量产的时间，不用于比较不同代工厂的优劣。
- N2（2nm） 量产 2025Q4 TSMC Logic Technology核验 2026-08-29
- N3（3nm） 量产 2022 TSMC Logic Technology核验 2026-08-29
- N5（5nm） 量产 2020 TSMC Logic Technology核验 2026-08-29
- N7（7nm） 量产 2018 TSMC Logic Technology核验 2026-08-29